本文的NAND均指RAWNAND。

SLC，MLC，TLC

NAND标准

NAND标准主要分为ONFi和JEDC标准。 ONFi标准的NAND通常支持Async，NVDDR，NVDDR2，NVDDR3模式，主要NAND厂商是Micron, Hynix, Intel, SanDisk。
JEDC标准的NAND通常支持Async，Toggle模式，主要NAND厂商是Samsung, Toshiba。

NV-DDR模式在ONFi2.3之前又作Sync模式。

Toggle模式

Toggle模式采用了一根双向的DQS信号， 不需要一根单独的时钟信号。
当Host向NAND发送数据时，DQS信号由Host端控制；Host接收数据时，DQS信号由NAND控制。
Sync模式下，时钟信号是连续发送的，而Toggle模式只在读写时传输DQS信号；因此Toggle模式比Sync模式省电。

NAND层次

• LUN(Logical Unit Number)：指闪存能够执行命令、获取状态的最小单元。例如，可以在LUN0进行写入时，对LUN1进行读取。
• Block是最小的擦除单位。如果每个Block包含的Page个数不是2的幂，地址应与大于他的最近的2的幂对齐。
• Page是最小的读写单位。（某些闪存支持Partial Page，比如可以设置Column地址，来指定从Page的某个Offset开始，直到整个Page读完）
• Page Reg用来缓存即将存入Page，或刚从Page取出的数据。

NAND地址分为

1. Column Address（行地址）：表示数据在Page中的偏移量。在Row Address之前发送，但是如Block Erase之类的指令无需发送该地址。
2. Row Address（列地址）：LUN+Block+Page的地址。

坏块标记(Bad Block Marker)

在NAND出厂时，当某个Block有缺陷时，该Block的第一个Page的OOB处（通常会在当前Block的最前面3个Page，以及最后面3个Page）标记坏块信息(BBM)。
没有缺陷的Block此处应为0xFF，有缺陷则标记为0x0。其他不等于0xFF的值也将被认为是坏块。
在初次使用NAND闪存时，厂商通常会提供一个NAND烧写工具，该工具会遍历NAND上所有的BBM，并在NAND上创建一个表，称作BBT(Bad Block Table)。 这个表会把所有的坏块记录下来，方便后续访问NAND（有了BBT，就不需要每次读取一个新的Block之前再访问这个Block的BBM了）。

常用引脚

对NAND检测及初始化

1. Controller拉底CE#，选中NAND。
2. Controller向NAND发送Reset命令。
3. Controller向NAND发送Read ID命令，若NAND回应了正确的ID，则可初步判断Controller与NAND的连接配置正确。

大部分ONFi、Toggle NAND初始的时候是Async模式，通过发送Set Feature命令后，可以切入ONFi Sync，或者Toggle模式。

Legacy NAND(Async模式)

NVDDR 模式

包括6种速度(Mode 0~5)

NAND 模式的切换

通过发送 SET FEATURE 命令

NVDDR2 模式

包括9种速度(Mode 0~8) 高速情况下，通常使用DQS RE_B差分

Toggle 模式

Toggle 模式多了一根DQS(Data Strobe)线，在DQS的上升 & 下降沿，对 通常，Toggle NAND能够兼容Legacy NAND的操作，

NAND空闲区

OOB(Out-of-Band)/Spare region

NAND Read Retry技术

NAND在一定的擦写次数后，其读取的电平阈值会发生漂移。因此，可以通过更改参考电压的方式延长闪存使用寿命。

i.MX6 的NAND控制器

i.MX6内建了GPMI(General Purpose Media Interface) NAND控制器，以及BCH硬件ECC加速模块进行NAND纠错。
GPMI模块兼容ONFi 2.2以及Toggle NAND协议。
此外，i.MX6的BCH模块最多能纠错62位数据（数据长度<1900字节）。

BCH控制器

BCH的主要功能是对NAND的数据进行纠错处理。

NAND BCH Layout

|                          P                            |
|<----------------------------------------------------->|
|                                                       |
|                                        (Block Mark)   |
|                      P'                      |      | |     |
|<-------------------------------------------->|  D   | |  O' |
|                                              |<---->| |<--->|
V                                              V      V V     V
+---+----------+-+----------+-+----------+-+----------+-+-----+
| M |   data   |E|   data   |E|   data   |E|   data   |E|     |
+---+----------+-+----------+-+----------+-+----------+-+-----+
                                               ^              ^
                                               |      O       |
                                               |<------------>|
                                               |              |

ECC纠错能力计算

计算公式：

NAND纠错满足如下关系
    (E*G*N)/8 <= (O - M)
不等式整理得：
    E <= (O - M)*8/(G*N)

GF13(BCH40)的生成多项式是：x^9+1，
可以对<=900 Bytes数据纠错(所以，C=512B时采用GF13)

GF14(BCH20)的生成多项式是：x^10 + x，
可以对<=1900 Bytes数据纠错(所以，C=1024B时采用GF14)

BCH 默认参数的计算

ecc_chunk_size=1 << `ECC Codeword size`
if (ecc_chunk_size == 512)
    gf_len = 13
if (ecc_chunk_size == 1024)
    gf_len = 14
ecc_strength = roundup(`ECC Codeword size`, 2)
metadata_size=10
ecc_chunk_count = `data_page_size`/ecc_chunk_size
P = 'data_page_size` + metadata_size + (gf_len*ecc_strength*ecc_chunk_count)/8

交换BBM的位置计算

在BCH向GPMI写入NAND数据之前，需要将写入BBM位置处的Byte复制到Metadata头部，并且在BBM位置仍然保留原来的BBM；这样就不会破坏原本该block上的坏块标记信息。
同时，需要保证BBM的位置落在data里，而不是ECC里(因为data里存放的数据是raw的，这样在decode完一个page的NAND数据后，BBM位置的数据就可以被Metadata头部的数据替换回来。 NAND驱动仍应对BBM在BCH Layout上的位置进行检查，防止其落入ECC的位置。

计算公式：

D = (gf_len*ecc_strength*(ecc_chunk_count-1))/8 + metadata_size

Async模式下，读取数据的波形

{signal: [
  {name: 'CE#', wave: '1.0..............1.'},
  {name: 'R/B#', wave: 'x.0..........10..x.'},
  {name: 'CLE', wave: 'x.010......10....x.'},
  {name: 'ALE', wave: 'x.0...1..0.......x.'},
  {name: 'RE#', wave: '1.............n.|h.'},
  {name: 'WE#', wave: '1..nh.n.|nh........', phase: 0.5},
  {name: 'IO0-7', wave: 'x..3x|4.|x|3x|=.|x.', data: ['00', 'ADDR', '30', 'DATA']},
]}

Sync模式下，读取数据的波形

{signal: [
  {name: 'CE#', wave: '1.0................1.'},
  {name: 'R/B#', wave: 'x.0..........10....x.'},
  {name: 'CLE', wave: 'x.010......10.1....x.'},
  {name: 'ALE', wave: 'x.0...1..0....1....x.'},
  {name: 'CLK(RE#)', wave: 'n....|..|.......n.|..'},
  {name: 'WR#(WE#)', wave: 'x..1x.1..x.1xx0....x.'},
  {name: 'IO0-7', wave: 'x..3x|4.|x|3x|====|x.', data: ['00', 'ADDR', '30', 'D0', 'D1', 'D2']},
  {name: 'DQS', wave: 'x.............0P....x', phase: 0.5},
]}

Toggle模式下，读取数据的波形

{signal: [
  {name: 'CE#', wave: '1.0................1.'},
  {name: 'R/B#', wave: 'x.0..........10....x.'},
  {name: 'CLE', wave: 'x.010......10......x.'},
  {name: 'ALE', wave: 'x.0...1..0.........x.'},
  {name: 'RE#', wave: '1.............01010|1', phase: 0.5},
  {name: 'WE#', wave: '1..nh.n.|h.nh........'},
  {name: 'IO0-7', wave: 'x..3x|4.|x|3x|====|x.', data: ['00', 'ADDR', '30', 'D0', 'D1', 'D2']},
  {name: 'DQS', wave: 'z.............0101|z.'},
]}

部分i.MX芯片的ECC纠错能力

测试常用 NAND 列表

参考

ONFi Specification
Raw NAND ECC
How Micron FortisFlash Technology Improves Performance and Endurance
gpmi-nand.c